Bus System

          Inti sebuah Motherboard ( chipset) adalah beberapa bus yang menghantarkan sinyal antar masing – masing komponen. Bus dapat disebut sebagai lintasan umum/bersama yang digunakan untuk transfer data. Untuk komunikasi data, jalur ini dapat juga untuk komunikasi dua buah komputer atau lebih.

Prosesor, memori utama, dan perangkat I/O dapat dinterkoneksikan dengan menggunakan bus bersama yang fungsi utamanya adalah menyediakan jalur komonikasi untuk transfer data. Bus tersebut menyediakan jalur yang diperlukan untuk mendukung interrupt dan arbitrasi. Protokol bus adalah set aturan yang mengatur kelakuan berbagai perangkat yang terhubung ke bus yaitu kapan harus meletakkan informasi je dalam bus, menyatakan sinyal kontro, dan lian sebagainya.

Gambar 1. Skema interkoneksi bus

Jalur bus yang digunakan untuk mentransfer data dapat dikelompokkan menjadi tiga tipe, yaitu jalur data, alamat, dan kontrol. Sinyal kontrol menetapkan apakah operasi baca tulis yang dilakukan. Biasanya digunakan jalur R/W tunggal. Jalur tersebut menetapkan Read pada saat diset 1 dan Write pada saat diset 0. apabila dimungkinkan menggunakan beberapa ukuran operand seperti byte, word, atau long word, maka ukuran data yang diminta juga diindikasikan.

Sinyal kontrol bus juga membawa informasi timing. Sinyal tersebut menetapkan waktu kapan prosesor dan perangkat I/O dapat meletakkan bus atau menerima data dari bus. Skema telah ditemukan untuk transfer data melalui bus dapat dikalsifikasikan sebagai skema synchronous dan asynchronous.

Dalam setiap operasi transfer data, suatu perangkat memainkan peranan sebagai master, ini adalah perangkat yang menganisiasi transfer data dengan mengeluarkan perintah baca atau tulis.

Bus tersebut mayoritas terdapat dalam komputer komersial. Misalnya bus pada famili prosesor 68000 memiliki dua mode operasi yaitu satu asynchronous dan satu synchronous. Keuntungan bus asynchrinous adalah proses handshake menghilangkan kebutuhan sinkronisasi clock sender dan reciever sehingga menyederhanakan desain timing. Kecepatan transfer data pada bus asynchonous yang dikontrol oleh full handshake dibatasi oleh fakta bahwa tiap transfer melibatkan dua jeda round trip.

                Bus disusun secara hierarkis, karena setiap bus yang memiliki kecepatan rendah akan dihubungkan dengan bus yang memiliki kecepatan tinggi. Setiap perangkat di dalam sistem juga dihubungkan ke salah satu bus yang ada. Sebagai contoh, kartu grafis AGP akan dihubungkan ke bus AGP. Beberapa perangkat lainnya (utamanya chipset atau kontrolir) akan bertindak sebagai jembatan antara bus-bus yang berbeda. Sebagai contoh, sebuah kontrolir bus SCSI dapat mengubah sebuah bus menjadi bus SCSI, baik itu bus PCI atau bus PCI Express.